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摘   要 
 





本文采用锗浓缩技术对在 UHVCVD 系统中外延生长得到的 SOI 基 SiGe 材
料进行氧化、退火，制备出不同 Ge 组分的绝缘体上锗硅（SGOI）材料，并对其
结构、表面形貌、光学特性等进行表征；利用制得的 SOI、GOI 材料探索了 SOI 、
GOI 肖特基源/漏结 MOSFETs 器件工艺，并对其电学特性进行表征。本论文的主
要研究内容包括以下三个方面： 
1、利用超高真空化学气相淀积系统在减薄的 SOI 衬底上外延生长 Ge 组分为
0.19，应变弛豫度为 12%，表面粗糙度为 0.8nm，厚度约为 70nm 的 SiGe 外延层。 
2、采用循环氧化退火的改进型锗浓缩方法制备 SGOI 和 GOI 材料。通过优化氧
化退火温度和时间，利用 SOI 基 Si0.81Ge0.19 材料成功制备出 Ge 组分从 0.24 到 1
的高质量 SGOI/GOI 材料。研究表明，在氧化退火初始阶段， SiGe 层 Ge 组分
不断提高，SiGe 层厚度不断减小，由于 SiGe 层厚度小于临界厚度，其应变状态
遵循异质结构的临界厚度限制，应变弛豫度较小。当 SiGe 层中 Ge 组分大于 0.5
时，氧化引起的 SiGe 层厚度的减小变缓，而 Ge 组分提高导致临界厚度减小，
SiGe 层厚度大于临界厚度时，则发生较大的应变弛豫。当形成 GOI 时， Ge 受
到张应变，此时的应变由热失配主导。在室温下观测到 11nm 厚 GOI 样品 Ge 直
接带跃迁光致发光。 
3、设计并探索了 SOI、GOI 衬底 NiSi (NiGe)肖特基源漏结金属栅 MOSFETs 的
制作工艺，制备了栅长为 150μm，栅宽为 1600μm，环栅面积为 2.4×105μm2，栅



















Germanium-on-insulator (GOI), with merits of germanium and SOI materials, has 
become a novel promising substrate material. The performance of device can be 
enhanced by using high quality GOI material as the substrate because it offers 
significantly high electron and hole mobilities in the channel and low parasitic 
capacitance. Therefore, it is of great significance to fabricate GOI material with 
smooth surface and perfect lattice structure. 
SOI-based SiGe material prepared by epitaxial growth of SiGe layer on SOI wafer 
in the ultra-high vacuum chemical vapor deposition(UHVCVD) system was used to 
fabricate the SiGe on insulator (SGOI) substrate with various Ge contents by the 
oxidation and annealing processes. The structure, surface morphology and optical 
characteristics of SGOI were characterized. The device technology process of SOI 
and GOI schottky source/drain junction MOSFETs on SOI and GOI materials 
fabricated were explored, and the electrical properties of devices were characterized. 
The following studies were carried out in the present thesis: 
1. SiGe epitaxial layer, with Ge content of 0.19, strain relaxation degree of 12%, the 
RMS of 0.8nm, and thickness of about 70nm, was grown on thinned SOI in the 
ultra-high vacuum chemical vapor deposition (UHVCVD) system.  
2. Preparation of SGOI and GOI materials using a modified Ge condensation method 
of cyclic oxidation and annealing was performed. High quality SGOI materials with 
Ge content from 0.24 to 1(0.24≤xGe≤1) were successfully prepared from SOI-based 
Si0.81Ge0.19 in dry oxygen atmosphere by the oxidation and annealing processes with 
temperature and time optimized. Research shows that the thickness of SiGe layer 
continually minished as the Ge concentration in SiGe layer improved in the initial 
stage of oxidation and annealing processes, and the strained condition of SGOI 
followed the critical thickness restriction of heterostructure because the SiGe layer 














arised from oxidation processes slowed down as the Ge content in SiGe layer 
exceeded 0.5, and the strain relaxed significantly as the Ge content improved because 
the SiGe layer thickness was more than the critical thickness. The Ge layer was 
subjected to tensile strain as the formation of GOI, and the strain was dominated by 
thermal expansion mismatch. The direct band transition photoluminescence of the 
11nm-thick GOI was observed at room temperature. 
3. We designed and explored the fabrication processes of schottky source/drain metal 
gate MOSFETs on SOI and GOI substrates, and SOI and GOI MOSFETs were 
fabricated with gate length, width and area of 150μm, 1600μm and 2.4×105μm2, 
respectively. A preliminary test had been performed to verify the electrical 
characteristics of devices, and further optimization of the device technology process is 
needed. 
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代硅基材料。Ge 材料的电子和空穴迁移率都比 Si 材料要高(2~4 倍)；Ge 材料不
像 Si 材料那样容易形成自然氧化层，制备高 κ 介质时不容易形成额外的中间氧
化层(高 κ介质制备一般是在富氧环境中进行)，与高 κ介质具有更好的兼容性；
Ge 材料的掺杂激活温度低于 Si 材料，有利于形成超浅结，进一步减小器件尺寸。
SiGe 合金，可用改变 Ge 组分及膜应力的方法调整材料的禁带宽度，以其独有的
优良的异质结构特性及优于 Si 的载流子输运特性[4]，吸引了国内外众多研究者的
关注。此外，SiGe 合金的工艺与成熟的 Si 工艺基本兼容，在制作低成本高性能
的 ICs 领域，具有很强的市场竞争力。  
然而，与体硅器件相比，Ge、SiGe 器件在低功耗、抗辐射、耐高温等方面
的性能并无明显改进。绝缘层上硅(SOI)衬底是开发低功耗、抗辐射、耐高温、
高集成度等新型 ICs 的理想平台[5]，但传统的 SOI 电路和器件在本质上并未脱离
体硅材料的物理性能限制，存在高速性能方面的不足。在 SiGe 和 SOI 两种技术
优势的基础上发展起来的绝缘体上锗硅(SGOI)、绝缘层上锗(GOI)技术是现有工
艺技术水平上可显著提高硅基集成电路性能的有效途径，是 CMOS 技术今后的
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巨大的推动作用；GOI 结合 GaAs 外延技术，在太阳能电池方面有着诱人的应用
前景。 
兼具 SiGe 和 SOI 两种材料优点的 SGOI(GOI)材料，在高性能器件中已经显
示了其重要作用。Mizuno 等人在 1999 年就报道了利用 SGOI 材料制备了应变
P-MOSFETs[6]，后来又制作了应变 CMOS 环形振荡器[7]，都大大提高了器件的性
能。Maeda 等人所报道的在锗浓缩法制备的 GOI 上制作铂锗肖特基源漏
MOSFETs，也观察到了载流子迁移率的提高[8,9]。 
1.2 SGOI 材料制备方法及其进展 
与传统 SOI 材料的制备方法类似，目前用于制备 SGOI(GOI)材料的主要方
法有注氧隔离(Separation by Implantation of Oxygen, SIMOX)技术、智能剥离
(Smart-Cut)技术、晶片键合与背刻蚀(Wafer Bonding and Etch back)技术、锗浓缩
(Ge condensation)技术等[10]。 
1. 注入氧隔离技术 
注氧隔离(SIMOX)技术是目前主流的 SOI 晶圆生产技术。SGOI 的 SIMOX
技术的工艺过程与 SOI 的类似，过程比较简单，将氧注入 SiGe/Si 中，经过高温
退火后，得到 SiO2 埋层，形成 SGOI 结构，其工艺流程如图 1.1 所示。 
 
 
图 1.1 SIMOX 技术制备 SGOI 的工艺过程示意图 
 
由于 SGOI 材料与 SOI 材料之间的差异性，SGOI 材料的 SIMOX 技术还是
有许多需要改进的地方。直接的 SIMOX 技术得到均匀的埋层 SiO2 往往需要
1300℃高温的长时间退火；大剂量、高注入工艺使得 SiGe 非晶化，退火可以一
定程度地改善 SiGe 层的结晶质量。Si1-xGex 的熔点随着锗含量的增加逐渐降低，
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难以满足高温长时间退火的要求；对于 Ge 组分较大(x≥0.15)的情况，高温退火过
程使 SiGe 层出现严重的 Ge 流失，形成的 SGOI 结构 Ge 含量降低。Zhang 等人
研究发现在普通的注入工艺下难以得到高质量的埋氧[11]。Ishikawa 等人利用低能
氧注入的方法，在注入能量 25KeV，注入剂量 2×1017/cm2，衬底温度 700℃的工
艺下得到了完整的 SGOI 材料[12-14]，这一研究表明利用优化的 SIMOX 工艺可以
制备出组分范围在 x＜0.18 的 SGOI 材料。 
进一步提高 SiGe 层中的 Ge 含量受限于常规 SIMOX 技术的退火工艺，于
是有人就提出了将常规 SIMOX 技术得到的低 Ge 含量的 SGOI 结构再进行表层
氧化的技术。Mizuno 等人[15,16]结合 SIMOX 技术和表层氧化技术(ITOX)，其改进
工艺如下：先在 Si 片上外延生长 Ge 组分较低的 SiGe 层，利用 SIMOX 技术注
氧，高温退火形成埋氧，再利用 Ge 的表层氧化工艺，将 SiGe 表层中的 Si 氧化，
促使 Ge 向下扩散，下层 SiGe 中的 Ge 组分便得到进一步提高。通过这种改进工
艺可以克服 SIMOX 技术不能应用于高 Ge 组分 SGOI 制备的难题[17]。 
2. 智能剥离技术 
智能剥离(Smart-Cut)技术是 Bruel 等人发明的将传统的键合技术和离子注入
技术结合起来的 SOI 制备方法[18]，也是法国的 Soitec 公司目前生产 SOI 晶圆采
用的主导技术。Smart-Cut 技术用于 SGOI 的制备的工艺过程如图 1.2[19]所示。 
 
图 1.2 Smart-Cut 技术制备 SGOI 的工艺过程示意图 
 
利用 Smart-Cut 技术制备 SGOI 结构的典型工艺如下：先在 4 寸的(001)Si 片
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上用 UHVCVD 技术外延生长 SiGe 缓冲层(x=0~0.25)，组分变化率为 10%Ge/μm，
然后在其上长 2.5μm 的 Si0.75Ge0.25 层，生长温度 900℃，用 CMP 工艺提高材料
平整度至 5nm，SiGe 层中先注入氢离子，注入能量为 50~200KeV，注入剂量为
5×1016~1×1017/cm2，形成多孔气泡层，室温下将表层氧化的 Si 片与之键合，然
后在 400~600℃退火，退火过程气泡层发生剥离，再在 850℃退火 1.5 小时，改
善键合强度。 后，利用 CMP 工艺进一步减薄 100nm，以改善 Si0.75Ge0.25层，
得到 SGOI 结构。 
Smart-Cut 技术还可以用于制备 GOI。Tracy 等人[3]利用与制备 SOI 类似的
Smart-Cut 方法制备了直径为 150mm 的 GOI。主要步骤是：①通过氢注入，在
Ge 片上形成应变层解理面；②热氧化 Si 片形成 SiO2 作为埋氧层；③采用等离子
体活性晶圆键合技术将注氢的 Ge 片与带有 SiO2 的 Si 片键合；④室温下晶片沿
解理面分离，Ge 器件层与带有 SiO2 的 Si 片结合，形成 GOI；⑤减薄 Ge 层，减
小表面粗糙度，消除注入损伤。如图 1.3 所示。 
 
 
图 1.3 Smart-Cut 技术制备 GOI 的工艺过程示意图 
 
Smart-Cut 技术通过调节注入氢离子的能量可以精确控制表层 SiGe 或 Ge 的
厚度，同时能使表层 SiGe 或 Ge 保持晶格完整性。Smart-Cut 技术原理简单，但
工艺复杂，影响 终产品质量的因素多。 
3. 晶片键合与背刻蚀技术 
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术的工艺过程如下：先在 4 寸的(001)Si 片上用 CVD 技术生长 SiGe 缓冲层
x=0~0.25， 10%Ge/μm，然后长 2.5μm 的 Si0.75Ge0.25 层，生长温度 900℃。用 CMP
工艺提高材料平整度，室温下将表层氧化的 Si 片与之键合，然后在 850℃退火
1.5 小时进一步提高键合强度，然后再利用 TMAH 工艺将 SiGe 缓冲层腐蚀掉，
在 x=0.20 时，腐蚀自动停止，再利用 CMP 工艺进一步减薄到 Si0.75Ge0.25 层得到
SGOI 结构。工艺过程如图 1.4 所示。 
 
图 1.4 Etch-Back 技术制备 SGOI 的工艺过程示意图 
 
Etch-Back 技术可以得到高 Ge 含量的 SGOI 材料，界面平整度高，分界面陡
峭，缺点是由于材料的厚度较大，器件应用方面尚存在一些难度。 
4. 锗浓缩技术 
锗浓缩(Ge condensation)技术的工艺过程如图 1.5 所示，在 SOI 材料上外延
生长 SiGe 层，然后利用热氧化工艺氧化 SiGe 层，氧化过程中 SiGe 层中的 Si 被
氧化形成 SiO2，而 Ge 析出与氧化层与 SiGe 界面处，并在 SiGe 层中扩散，形成
Ge 组分更高的 SiGe 合金层，通过工艺的控制和优化， 后可以得到任意 Ge 组
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